C-D26-DIRECT-CRT

Định lý CRT-trực-tiếp D26 CHỨNG MINH và kiểm kép: một tuple có-nhãn canonical duy nhất tồn tại (sắp tăng phá S_13 một lần, đại diện dương, nguyên thủy, giữ lặp) với dấu, hoán vị và scale cố định MỘT LẦN toàn cục; và mỗi tọa độ có-nhãn V_i dưới B13 được ghim bằng CRT trực tiếp khi tích modulus vượt 2*B13 = 969 bit, so với ngưỡng hệ-số-bình-phương 2H = 1946 bit. Ngưỡng trực tiếp chứng minh khoảng một nửa, giảm tích prime chứng nhận từ khoảng 205 xuống khoảng 109 prime. Chuyển ngược tái-đối-xứng về cùng đối tượng e_j(V^2) mà đường hệ-số dùng

Đã chứng minh (nội bộ)Evidence I2Phạm vi: canonical labeled tuple + direct coordinate CRT thresholdTừ gate-d26

Nói dễ hiểu

Direct coordinate CRT được chứng minh và kiểm kép: mỗi vận tốc trong canonical labeled tuple được xác định khi modulus product vượt khoảng 969 bits, so với khoảng 1946 bits của phương pháp hệ số, tức khoảng một nửa số prime chứng nhận.

Phát biểu chính xác

Định lý CRT-trực-tiếp D26 CHỨNG MINH và kiểm kép: một tuple có-nhãn canonical duy nhất tồn tại (sắp tăng phá S_13 một lần, đại diện dương, nguyên thủy, giữ lặp) với dấu, hoán vị và scale cố định MỘT LẦN toàn cục; và mỗi tọa độ có-nhãn V_i dưới B13 được ghim bằng CRT trực tiếp khi tích modulus vượt 2*B13 = 969 bit, so với ngưỡng hệ-số-bình-phương 2H = 1946 bit. Ngưỡng trực tiếp chứng minh khoảng một nửa, giảm tích prime chứng nhận từ khoảng 205 xuống khoảng 109 prime. Chuyển ngược tái-đối-xứng về cùng đối tượng e_j(V^2) mà đường hệ-số dùng

Tất cả claimXem trên bản đồ